# **EUROPEAN PATENT OFFICE**

# Patent Abstracts of Japan

PUBLICATION NUMBER

61276265

PUBLICATION DATE

06-12-86

APPLICATION DATE

30-05-85

APPLICATION NUMBER

: 60117121

APPLICANT: NEC CORP;

INVENTOR: KUMASHIRO SHIGETAKA;


INT.CL.

: H01L 29/78

TITLE

: INSULATED GATE TYPE

FIELD-EFFECT TRANSISTOR



ABSTRACT: PURPOSE: To inhibit the generation of impact ionization of an insulated gate type field-effect transistor and the generation of a parasitic bipolar effect with the generation of the impact ionization by constituting a section between a source and a drain and a section between a drain and a substrate by a semiconductor having predetermined forbidden band width and electron affinity.

> CONSTITUTION: A P-type semiconductor is used as a substrate 1 while a semiconductor having forbidden band width smaller than the substrate 1 and electron affinity larger than the substrate is employed as a source 2 and a semiconductor having forbidden band width larger than the substrate 1 and electron affinity smaller than the substrate is used as a drain 3, and high-concentration N-type regions are constituted. On the other hand, a region 4 connecting the substrate 1 and the drain 3 is composed of a semiconductor, forbidden band width of which changes continuously and monotonously. The combination of substances such as  $Ga_{0.28}IN_{0.72}P_{0.4}As_{0.6}$  as the substrate 1, substances such as Ga<sub>0.47</sub>IN<sub>0.53</sub>As as the source 2 section, substances such as InP as the drain 3 section and substances such as Ga<sub>x</sub>In<sub>1-x</sub>P<sub>v</sub>As<sub>1-v</sub>(0≤x≤0.28,0≤y≤0.4,y=1.429x) is possible as said each semiconductor, and these semiconductors are formed through a method such as a selective epitaxial growth method.

COPYRIGHT: (C)1986,JPO&Japio



## ⑲ 日本国特許庁(JP)

⑪特許出願公開

# ⑫ 公 開 特 許 公 報 (A)

昭61-276265

@Int,Cl.⁴

識別記号

庁内整理番号

❸公開 昭和61年(1986)12月6日

H 01 L 29/78

8422-5F

審査請求 未請求 発明の数 1 (全4頁)

69発明の名称

絶縁ゲート型電界効果トランジスタ

②特 願 昭60-117121

⑫発 明 者

熊 代 成 孝

東京都港区芝5丁目33番1号 日本電気株式会社内

⑪出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

知代 理 人 弁理士 内 原 晋

明 細 響

1. 発明の名称

絶級ゲート型電界効果トランジスタ

#### 2. 特許請求の範囲

1. 一の半導体からなる基板に、この半導体よりも禁制帯幅が小さくかつ電子親和力の大きい半導体でソースを形成し、また前配一の半導体よりも禁制帯幅が大きくかつ電子親和力の小さい半導体でドレインを形成し、更に基板とドレインとを禁制帯幅が連続かつ単調に変化する半導体で接続したことを特徴とする絶縁ゲート型電界効果トランジスタ。

### 3. 発明の詳細な説明

〔強業上の利用分野〕

本発明は絶縁ゲート型電界効果トランジスタに 関し、特に衝突電離の発生およびそれに伴なり寄 生パイポーラ効果の発生を抑止した絶縁ゲート型 電界効果トランジスタに関する。

〔従来の技術〕

絶縁ゲート型電界効果トランジスタは、シリコン等の半導体基板上に基板又はウェルと逆の導性型不純物を導入してソース・ドレインの領域を形成する一方、基板の主面上に絶縁膜を形成したの上にゲート電極を形成した構成となっている。 したがって、この種のトランジスタではソース・ドレイン領域は必然的に基板と同一の半導体で存成されることになる。

[発明が解決しよりとする問題点]

上述したように、これまでの絶験ゲート数電界 効果トランジスタはソース・ドレイン領域を基板 と同一の半導体で構取することが当然のこととし て考えられてきているが、このトランジスタは高 いドレイン電圧を印加するとドレイン基板接合空 乏廖内で衝突電離を生じ、電子正孔対を発生せし め、この発生キャリアによって基板内部の電位が 上昇し、ソース・基板接合が順パイアスされて寄 生パイポーラ降伏を生じさせるという問題がある。



この現象は例えば、S・M・Sze 著 . John - Wileyを Son社出版の "Physics of Semiconductor Devices Second Edition"のP482~483 に記述されている。

[問題点を解決するための手段]

本発明の絶縁ゲート型電界効果トランジスタは、 基板よりも類制帯幅が小さくかつ電子親和力の大 きな半導体でソース部を構成し、逆に禁制帯幅が 大きくかつ電子親和力の小さな半導体でドレイン 部を構成し、更に基板とドレイン部とを禁制帯幅 が連続かつ単調に変化する半導体で構成したもの である。

#### 〔寒施例〕

次に、本発明について図面を参照して説明する。 第1図は本発明の一実施例を模式的に示す縦断 面図であり、1は半導体基板、2.3は夫々ソース、ドレイン領域、4は基板1とドレイン3を接 続するための領域である。そして、本例では基板 1にP型半導体を用いると共に、ソース2には基 板1よりも禁制帯幅が小さくナク低子親和力の大

ス2のバンド構造、 B。 はドレイン3のバンド構造、 B。 はドレイン3と基板1の接続部分4のバンド構造を示す。また、 D。 はソース・基板間空 乏層を、 D。 は中境界ドリフト領域を、 D, はドレイン・基板間空乏層を失々示している。 更に、 Egg , Egp , Egp (x) は大々基板1、ソース2、ドレイン3、 基板・ドレイン接続部4の各半導体の禁制帯幅を示し、特に Egp (x) は位置 x によって連続的に変化する。

 きい半導体を用い、またドレイン3には基板1よりも禁制帯幅が大きくかつ電子親和力の小さい半導体を用いて高渡度n型領域を構成している。一方、基板1とドレイン3を接続する領域4は禁制帯幅が連続かつ単調に変化する半導体で構成している。図中、8はゲート電極、9は絶縁膜、10、11はソース,ドレインの各電板、12は基板電極である。

第2 図は前記第1 図の半導体装置の絶縁膜基板界面にそった線上におけるドレイン電圧印加時のエネルギ帯構造図である。図において、B は基板1のパンド構造を示し、以下同様にB はソー

エネルギ帯の傾きが変化し、ソース・ドレイン間 の電流が変化する。

第3図(A),(B)は夫々基板1の半導体と、ドレイン3の半導体とを接触させる前(同図(A))と接触させた後(同図(B))のエネルギ帯構造を示す。図において、XB, XDは夫々基板、ドレインの各半導体の電子親和力、以下同様にEca, Ecpは伝導帯下端、Epa, Eppはフェルミ単位、Epa, Eppは禁止帯幅、Eva, Evpは価電子帯上端を示す。また、Epは基板1とドレイン3を接触させた場合のフェルミ単位、Axは基板1にもドレイン3と同じ半導体を用いた場合における接触単位の違っである。更に、同図中Aは基板1にドレイン3と同じ半導体を用いたときの伝導体下端、Bは本発明における異なる半導体を用いたときの伝導体下端である。

とれらの図から判るように、基板とドレインで 形成されるPN接台両端で電子が感じる障壁電位 は、これまでのAよりもAxだけ小さくなってい る。この状況はPn接合の両端に低圧を印加した

₹./

場合も全く同じであり、特に逆バイアスを印加した場合にはAx の寄与の分だけ内部電圧が低下することになる。これに対し、本発明のように基板とドレインとを禁制帯幅が連続かつ単調に変化する半導体で接続した場合には、同図にかけるBのように伝導帯下端の段差が生じないため、電子が空足層中を運動する際にAx だけ障壁電位が減少する効果が徐々に加わり、電子が移動し易くなる効果をもたらす。Ax の値は近似的に次式で与えられる。

 $\triangle x = E_{90} - E_{90}$ 

一方、電子が高電界を受けて加速され衝突電離を生ずるには電子が所致のしきい値エネルギ以上のエネルギを持たねばならないが、このしきい値エネルギと禁制帯幅は正の相関関係があり、一般に禁制帯幅が大きい程衝突電離は生じにくい。したがって、前述した本発明の構成を用いれば、ドレインと同じ半導体を基板に用いた場合よりもドレイン・基板接合

子蹑度

mps : 基板半導体中の正孔の有効質量

mns: 器板半導体中の電子の有効質量

mps:ソース部分の半導体中の正孔の有効

質量

mns:ソース部分の半導体中の電子の有効

質量

R ポルツマン定数

T:温度

アの値を決定する主要なパラメータはNs, Ps, Egs-Egsであり、Ns, Ps を与えられたものとすと、アの値はEgs-Egsで穏便決定される。前述した本発明の構成の場合、Egs-Egs<0 であるのでア <1 である。したがって、たとえソース・基板間のPn 接合が順パイアスされても流れる電流の強んどは正孔電流であり、低子は殆んど誘破へ注入されない。これにより、導電率変調や注入された電子による衝突電離の増加が抑えられ、寄生パイポーラ効果によるブレークダウンが生じにくくなる。

内の電界が減少して衝突電離が生じにくくなる。

次にソース2の半導体に基板1よりも禁制希幅 が小さく、かつ電気親和力の大きいものを使用す ることが寄生パイポーラ効果の抑制に有効である ことを説明する。

第2図の場合、衝突電離で生じた正孔は発生量が多いときには、基板1のB、部分のソース側に 皆積し始め、ソース・基板接合を頂バイアスの方向へ向ける。ここで、ソース・基板接合の電子電 硫と正孔電流の比は次式で与えられる。

$$r = \frac{D_{n}L_{p}N_{s} (m_{ps}m_{ns})_{2}^{2}}{D_{p}L_{n}P_{s} (m_{ps}m_{ns})_{2}^{2}} \quad e \times P(\frac{E_{9s}-E_{9s}}{RT})$$

但し、Dn: 茜板半導体中の電子拡散係数 Dp: ソース部分の半導体中の正孔拡散係 数

Lna数板半導体中の電子拡散長

Lp:ソース部分の半導体中の正孔拡散長

Ps: 基板半導体中の熱平衡時正孔激度

Na:ソース部分の半導体中の熱平衡時電

たお、前例では n チャネル表面伝導型の例について述べたが、本発明は P チャネル型やパルク伝導型の絶縁 ゲート型トランジスタにも同様に適用できる。また、半導体の部分を等価なエネルギ準位差を有する超格子又は歪超格子を単層づつ横方向に積度した構造で確き換えることもできる。

## [発明の効果]

以上説明したよりに本発明は、基板に用いる半 導体よりも禁制帝幅が小さく、かつ電子親和力の 大きい半導体でソースを構成し、逆に禁制帝幅が 大きくかつ電子親和力の小さな半導体でドレイン を構成し、更にドレインと基板との間を禁制帝編 が連続かつ単調に変化する半導体で構成している ので、絶縁ゲート型電界効果トランジスタの衝突 電離の発生およびこれに伴なり寄生パイポーラ効 果の発生を抑制する効果がある。

### 4. 図面の簡単な説明


第1図は本希明の一奥施例を模式的に示す疑断 面図、第2図は第1図のトランジスタの絶縁膜基


## 特開昭61-276265(4)


板界面にそった撥上におけるドレイン電圧印加時 のエネルギ帯構造図、第3図(A),(B)は夫々基板半 導体とドレイン半導体とを接触させる前と接触後 の各エネルギ帶構造図である。

1……基板、2……ソース、3……ドレイン、 4 ……基板・ドレイン接続部、8 ……ゲート電磁、 9 ……絶縁膜、10 ……ソース電磁、 レイン電極o

> 代理人 弁理士 頉 晋.







B: 基板×ドレインを禁制で幅が単調がつ連続的に 変化する半導体で接続した場合の伝導率下端